SK Hynix US SDR 100to1

長鑫 4F²，會撼動存儲三巨頭嗎？

海豚日報 | 亞馬遜喊 “算力賣光了” ，CoreWeave 忙着賣股票：AI 飯局誰請客？

海豚日報 | 一夜從熔斷到反彈：資金棄 AI 硬件買價值，抄底還是換車？

海力士：超級 AI 加持，存儲神話還能牛多久？

$台積電(TSM.US) 台積電不生產一顆內存，卻正成為高性能 HBM 繞不開的名字。因為從 HBM4 起，HBM 新增的兩道關鍵工序——定製化的基底層，和內存與 GPU 的共同封裝——都要穿過台積電的產線。入口一：基底層。 它是 HBM 堆疊最底層的"中轉站"。HBM3e 及之前結構簡單、20nm 工藝，內存廠自己就能做；到 HBM4，工藝升到 12nm、旗艦更要 2/3nm，只能交台積電代工（三星可自產）。門檻抬升，既因位寬翻倍對 PHY 精度要求更高，更因原本在 XPU 裏的內存控制器等功能開始"搬家"到基底層。加之基底層正從通用件變成客户定製件（如英偉達 NVHBM 用私有協議，號稱帶寬 +30%、功耗-15%），對台積電先進製程的依賴只會更深。入口二：CoWoS 封裝。 HBM 的高帶寬，離不開與 XPU 共同封裝在硅中介層上，而這主要靠台積電的 CoWoS 工藝，其中 CoWoS-L 已是主流、佔比六成以上。產能節奏更關鍵：DRAM 晶圓要到 2027 年才有一定釋放（增長 15%~20%），而 CoWoS 產能 27 年比 26 年直接翻倍——封裝比內存顆粒擴張得更快。結果是，卡點與價值，正往封裝與代工轉移。 內存廠能交付多少 HBM，不再只看自家產線，還取決於能從台積電鎖到多少基底層代工和 CoWoS 產能。 以海力士 HBM4 為例，它單獨完成的只有顆粒生產和堆疊，基底層與英偉達共同設計、交台積電製作，最終封裝也由台積電完成。若再走向"降層多顆"，省下的是 DRAM 晶圓、消耗的卻是封裝產能，卡點進一步從"內存廠擴產"變成"台積電放量"。

$SK海力士(SKHY.US) 同樣是把十幾層內存顆粒摞起來再焊接固定，海力士能"一次成型"，三星和美光卻只能一層層慢慢壓。獨特的焊接工藝，是海力士最關鍵的競爭優勢之一。海力士用 MR-MUF：所有層一次對齊、一次焊接成型，再灌樹脂填滿縫隙。三星和美光用 TC-NCF：一層層加熱加壓地焊。差距有兩點——一是一次成型步驟少、效率和良率都更高，逐層焊則一層出錯、整堆報廢；二是反覆熱壓容易讓極薄的硅片翹曲、開裂，良率更低。這直接落在毛利上，是海力士的關鍵優勢。那三星美光為什麼不照抄？一方面海力士把工藝和關鍵的液態樹脂材料綁了專利；另一方面兩家在 TC 路線上已重金投入，掉頭太貴。於是它們索性跳過這一代，賭下一代"混合鍵合"彎道超車。一道焊接工藝，就是一道現成的壁壘。鍵合技術，也會是未來區分內存廠強弱的一條暗線。三星和美光更傾向於直接研發下一代混合鍵合技術，以實現彎道超車。$SK 海力士兩倍做空 ETF(SKDD.US) $T-REX 2X Long SKHY Daily Target ETF(HYNX.US) $SK 海力士兩倍做多 ETF(SKHX.US)